刷新時間:11-11
山東省濟南市高新區
?
| ?應(ying)屆畢業生? | ?本科? |
?年齡(ling)不限? | ?招3~5人? | ?實習
崗位職責
1.FPGA IP 軟核的設計與研發;
2.基于HDL的數字集成電路設計與仿真,驗證與測試;
3.根據(ju)項目要求,建立IP驗(yan)證(zheng)環境及測試用例的開發(fa);
崗位要求
1.微電子、電子信息等相關專業大三大四或研究生在讀;
2.熟悉掌握FPGA/ASIC設計原理;
3.熟悉掌握Verilog HDL語言;
4.熟悉IC設計流程及EDA常用仿真工具;
晉升機制
助理工程師工程師(shi)資深工程師總工(gong)程師
工作地址
山東省(sheng)濟南市高(gao)新區齊魯軟件園E座516
展開地圖
HR信息
于杰
3日內活躍
HR
|
HR
| 自投遞起3個工作日內答復
聊天意愿
暫無
活躍時段 潛水
公(gong)司其他職(zhi)位 查看本公司更多職位
邏輯驗證(zheng)實(shi)習生 11-11
3-3.5K 濟南市-高新(xin)區(qu) | 年齡不(bu)限 | 本科
FPGA軟件(jian)實習(xi)生 11-11
3-4K 濟(ji)南(nan)市(shi)-高新區 | 年齡不限 | 本科
軟(ruan)件研發工程師 11-11
8-15K 濟南市-高新區 | 年齡不限 | 本科(ke)
模擬IC設計(ji)工程師 11-11
8-15K 濟南市-高新區(qu) | 年齡不限 | 本(ben)科
IC設計驗證工程師 11-11
8-15K 濟南市-高新(xin)區(qu) | 年(nian)齡不限 | 本科
硬件(jian)工程師 11-11
8-15K 濟南市-高新區 | 年齡不限 | 本(ben)科
電(dian)子技(ji)術/半導體/集成電(dian)路(lu)
私營企業(ye)
50~100人
山東省濟南市高新區齊魯(lu)軟件(jian)園E座516
感興趣的職位