問 中(zhong)高級IC設計工程師的崗位職責是什么？有知(zhi)道的說一下(xia)吧，謝(xie)謝(xie)！

答 1、負(fu)(fu)責(ze)(ze)IC前端(duan)或后(hou)端(duan)設計(ji)(ji)、芯(xin)片(pian)驗(yan)(yan)(yan)證(zheng)、仿真等(deng)(deng)研發工作(zuo)(zuo)； 2、負(fu)(fu)責(ze)(ze)制定(ding)IC產品、項(xiang)目的(de)研發方(fang)案，解決關鍵技術(shu)問題(ti)，識(shi)別(bie)項(xiang)目研發中的(de)風險點； 3、負(fu)(fu)責(ze)(ze)IC電路的(de)產品定(ding)義、RTL代(dai)碼設計(ji)(ji)； 4、負(fu)(fu)責(ze)(ze)功能驗(yan)(yan)(yan)證(zheng)、邏輯綜合(he)、時序分(fen)析(xi)(xi)、模塊級(ji)或者芯(xin)片(pian)級(ji)的(de)功耗分(fen)析(xi)(xi)、IR Drop、電磁(ci)兼容(rong)性分(fen)析(xi)(xi)等(deng)(deng)； 5、負(fu)(fu)責(ze)(ze)可測(ce)性設計(ji)(ji)，包(bao)(bao)括(kuo)(kuo)Full Scan\Mbist等(deng)(deng)； 6、負(fu)(fu)責(ze)(ze)后(hou)端(duan)版圖設計(ji)(ji)工作(zuo)(zuo)并編(bian)制設計(ji)(ji)文檔(dang)說明(ming)書； 7、負(fu)(fu)責(ze)(ze)完成(cheng)從Netlist到GDSII的(de)后(hou)端(duan)設計(ji)(ji)工作(zuo)(zuo)，具(ju)體包(bao)(bao)括(kuo)(kuo)Floor plan、Power plan、Place and route、CTS、Timing closure等(deng)(deng)； 8、負(fu)(fu)責(ze)(ze)完成(cheng)模塊級(ji)或者芯(xin)片(pian)級(ji)的(de)物理(li)驗(yan)(yan)(yan)證(zheng)工作(zuo)(zuo)，包(bao)(bao)括(kuo)(kuo)DRC、LVS、ANT、DFM等(deng)(deng)。